日志

杂谈：script 生成的 verilog 源码

已有 529 次阅读| 2020-2-3 11:29 |系统分类:芯片设计

各位对这样的style有什么评论？

源码是script,比如perl代码，正真的源码需要运行这个script还有一些配置文件和环境变量或者build steps.

好了说是抽象化，坏了说就是隔靴搔痒。万一我喜欢python，看见perl就头痛，这又是一笔开销

收藏分享邀请举报

全部作者的其他最新日志

评论 (0 个评论)

qinyuc

0
周排名
0
月排名
0
总排名
0
关注
1
粉丝
0
好友
0
获赞
4
评论
529
访问数

EDA直播火热报名！半导体器件建模工程实践: 半导体器件模型是连接代工厂和IC设计公司之间的桥梁。器件建模，顾名思义就是对于器件或者电路的电学行为比如电流电压关系，电容电压关系以及S参数和频率关系等等的一个数学描述。器件模型通过PDK的方式集成到仿真工具中..

查看 »

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

查看 »

GMT+8, 2024-4-20 22:33 , Processed in 0.023715 second(s), 14 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

qinyuc的个人空间 https://blog.eetop.cn/rebo [收藏] [复制] [分享] [RSS]

日志

杂谈：script 生成的 verilog 源码

全部作者的其他最新日志

评论 (0 个评论)

qinyuc

0

0

0

0

1

0

0

4

529

站长推荐 /2

qinyuc的个人空间 https://blog.eetop.cn/rebo [收藏] [复制] [分享] [RSS]

日志

杂谈 ：script 生成的 verilog 源码

全部作者的其他最新日志

评论 (0 个评论)

qinyuc

0

0

0

0

1

0

0

4

529

站长推荐 /2

杂谈：script 生成的 verilog 源码