日志

分享 [ZZ]如何控制各种filler的比例

2020-5-13 11:18

在物理设计的最后阶段，空余的地方需要插filler。 有些时候，需要控制各种filler cell的比例。怎么实现呢？ create_stdcell_filler 有个选项叫 -utilization，可以控制lib cell list里的filler在空余面积里占的比例。举个栗子： create_stdcell_filler -lib_cells {FILL_A} -utilization 30 则工具会 ...

个人分类: Digital|893 次阅读|0 个评论

分享 [ZZ]CELL相关概念

2020-5-13 11:09

1、spare cell 备用cell，共流片时进行function eco和metal eco使用。 使用方法：add_spare_cellsadd_spare_cells -cell_name spare1 -lib_cell {AND2 OR2} -num_instances 250 2、level shifter 电平转换单元。该单元主要用于多电源多电压（MSMV）技术中，它通常不具备逻辑功能，只是用于不同电压值的Voltage Area ...

个人分类: Digital|2920 次阅读|0 个评论 热度 1

分享 [ZZ]slew和skew

2020-5-8 13:05

许多同学刚接触时序逻辑时，分不清slew和skew的概念，虽然只是一个字母之差，但是意义是完全不一样的，今天我们就来说一说slew和skew的故事。 slew，我们一般在指slew rate，简称SR。slew在英文里有急转弯的意思，顾名思义，这里肯定是指一种状态的变化，所以，slew rate中文一般翻译成，压摆率，指的是电压上升的 ...

4364 次阅读|0 个评论 热度 8

分享 [ZZ]集成电路中的前道工序（Front end of line, FEOL）和后道工序 Back end of line（ ...

2020-4-26 16:21

集成电路是依靠所谓的平面工艺一层一层制备起来的。 对于逻辑器件，简单地说，首先是在 Si衬底上划分制备晶体管的区域(active area)，然后是离子注入实现N型和P型区域，其次是做栅极，随后又是离子注入，完成每一个晶体管的源极(source)和漏极(drain)。这部分工艺流程是为了在 Si 衬底上实现N型和P型场效应晶体管，又 ...

个人分类: 工艺|4238 次阅读|1 个评论 热度 1

分享 [ZZ]使用AMS仿真不能解析某些电路，但无任何提示的问题

2020-4-21 01:10

Cadence AMS: netlisting failed, with no error message I am trying to do a mixed signal simulation with AMS under cadence\virtuoso. this is for an old testbench which was working f ...

个人分类: Cadence|6320 次阅读|0 个评论

分享 [ZZ]Pcell Vs Pycell

2020-4-21 01:01

Q: We have two technology files for tsmcN28 which are named as techfile_pcell and techfile_pycell. Can anybody tell me the what is the difference between pcells and pycells. Which technology file (pcell or pycell) have to select. In earlier technologies I used pcells ...

个人分类: PDK|1851 次阅读|0 个评论 热度 1

分享 [ZZ]时序分析基本概念介绍——时序库Lib

2020-4-12 15:19

今天主要介绍的时序概念是时序库 lib ，全称 liberty library format (以• lib结尾)， 用于描述物理单元的时序和功耗信息的重要库文件。lib库是最基本的时序库，通常文件很大，分为两个部分， 第一部分 定义了物理单元库的基本属性，它包括： 1）单元库名称，文件版本，产生日期及单元的PVT环境 ...

个人分类: Digital|3355 次阅读|0 个评论 热度 6

分享 [ZZ] LEF, DEF & LIB

2020-4-11 19:53

by signoff-scribe | Nov 2, 2017 | Random-Blogs | 4 comments Blog Views: 43,312 Author: Ashish Kumar Sharma , Physical Design Engineer, Sign ...

个人分类: 工艺|2879 次阅读|0 个评论 热度 2

分享 [ZZ] library characterization (liberate) 并行度设置调优

2020-4-6 16:01

from: https://my.oschina.net/liyanqing/blog/3147437/print https://msd.misuland.com/pd/3691885030725916478 library characterization，简称k库，意为特征参数提取，一般用于提取stand cell，io，ip，memory等的timing和power信息，常用工具为cadence家的liberate（以及提取lvf信息的variety，用于memory的libera ...

个人分类: Cadence|3444 次阅读|0 个评论 热度 10

本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏