日志
软件使用|
iPhone|
Latex相关|
UltraEdit|
Hspice|
Cadence|
Mathcad|
Windows XP|
Spice Explorer|
UCB|
WinShell|
LogMeIn|
Visio|
Matlab|
Emacs|
EmEditor|
信号系统|
SDExplorer|
SKILL|
StrokeIt|
CMOS|
Excel|
Simetrix|
ImageMagick|
K-Meleon|
Linux|
Putty|
TopSPICE|
SPICE|
ThinkPad|
Markdown|
Adobe|
LTspice|
Windows 7|
Office 2010|
TSMC|
Outlook|
CPU|
硬件|
ADC|
Verilog-A/AMS|
新闻动态|
Dell|
PDK|
Layout|
Devices|
PCB|
Synopsys|
Digital|
噪声|
功率半导体|
快充|
工艺|
ESD|
SerDes|
RF|
NLTL|
WiFi 6|
示波器|
安全芯片|
生物电子|
- 分享 [ZZ]四大数字IC岗位（验证、DFT、前端、后端）全解读
- 数字IC设计基本流程： 设计—验证—RTL freeze—综合—STA（静态时序分析）—DFT—PR（自动布局布线）—Design sign-off 当然，有时候前端设计里，也需要做一些DFT的工作。 四大岗位： 数字前端设计工程师 数字验证工程师 DFT设计工程师（可测试性设计工程师） ...
- 分享 [ZZ]IC自学设计必备:免费工艺库NCSU CDK
- From： https://mp.weixin.qq.com/s/fPK5NR2RuqWFyd433kPpdg IC君之前看到有人分享了一个网址：https://www.eda.ncsu.edu/wiki/NCSU_EDA_Wiki ，深扒了一下发现好东西不少。这是 北卡罗来纳州立大学 的电子设计自动化的维基百科页面——包含了学习研究的（非商用）设计库、方法、教程等。 图 NCSU CDK 是指使用MOS ...
- 分享 [ZZ]Cadence or Synopsys？数字芯片实现工具大比拼！
- From: https://zhuanlan.zhihu.com/p/149822832 最近看到一篇非常好的文章，是关于一个外国团队做了不同数字芯片实现工具的效果比较，更确切的说是Cadence和Synopsys全系列的Digital Implementation工具在大规模复杂设计优化上的最终PPA结果比较。大家知道比较广义的数字芯片实现流程包括从综合到signoff的所有阶段，而 ...
- 分享 [ZZ]模拟电路仿真技巧---延长仿真时间(spectre的save和restart feature) ...
- from: https://mp.weixin.qq.com/s/X6bwHw81sJXvGVbwc7DOVA 设想如下情景： 设计ADC的时候，忽然发现跑了一天的结果拿出来做FFT，之前的取点数量算错了！我晕！怎么办？也就再多一点点的时间就行了，难道要重新跑一天？生无可恋…… 设计PLL的时候，我也不知道loop啥时候能settle，然后随便写了个截止时间，结果 ...
- 分享 常见微波波段划分
- 波段名称 频率范围 波长范围 波段名称 频率范围 波长范围 P波段 230-1000MHz 1300 .00-300.00mm L波段 1 - 2 GHz 300.00 - 150.00 mm S波段 2 - 4 GHz 150.00 - 75.00 mm C波段 4 - 8 GHz 75.00 - 37.50 mm X波段 8 - 12 GHz ...
- 分享 [ZZ]Digital PA — NB-IoT芯片的主战场？
- NB，其实就这么事 说起无线通信，你会想到什么？ 手机 2G/3G/4G？Wifi 802.11 b/n/g/ac？ 过去二十年，整个移动通信的发展 几乎只有一个路线图—— 更快。 手机4G已经让高清直播成为现实； 5G Wifi已经让有线网毫无用武之地。 可是，这个趋势，在2017年 被一个奇怪的新名字打破—— NB-IoT ...
- 分享 [ZZ]20GHz合成器实现超低相位噪声和快速切换
- 20 GHz Synthesizer Delivers Ultra-Low Phase Noise and Fast Switching Trisynt Technology Inc., www.trisynttechnology.com 随着微波和毫米波技术的迅速发展，人们对于微波信号的产生提出了更高要求。未来的系统，从高速模数转换器和数模转换器（ ADC 和 DAC ）到雷达和基础研究应用 ...
- 分享 [ZZ] 全数字锁相环（DPLL）的原理简介以及verilog设计代码
- 随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成 ...
- 分享 [ZZ] Cadence UPF低功耗流程的仿真验证
- 随着深亚微米技术的普及与发展，leakage功耗在整个功耗中的比重越来越大，比如45nm下，已经占到了60%以上，所以低功耗解决方案应运而生。目前已经有一套标准的低功耗设计流程，流程有CPF（cadence主导）和UPF（synopsys主导）两种，但技术趋势是UPF会大一统，所以本篇将为那些仍旧使用ncverilog而不是vcs仿真工具的 ...
- 分享 Incorrect LEF/OA class of cell ......, expected cell with class 'PAD SPACER'相关 .
- 碰到的问题是其中某一边不能添加FILLER，而其他各边可以正常添加。和下面罗列的网上找到的问题可能不太一样。 ------------------------------------------------------------------------------------ Q:在io def文件中，io filler的属性class描述为PAD，如下所示：MACRO PFEED1 CLASS PAD ; ...
/2 
eetop公众号
创芯大讲堂
创芯人才网