wildgoat的个人空间 https://blog.eetop.cn/wildgoat [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

[ZZ] PAD

已有 6370 次阅读| 2014-4-4 10:39 |个人分类:TSMC

接收STD和IO库。

) standard cell:

version updated (140b->140c)
library name: tcbn65lp_140c

2) IO cell:

[linear]
library name: tpdn65lpnv2_140b   <--- IO voltage 2.5v
library name: tpdn65lpnv2od3_140b   <--- IO voltage 3.3v

[stagger]
library name :tpzn65lpgv2_140c     <--- IO voltage 2.5v
library name: tpzn65lpgv2od3_140b <--- IO voltage 3.3v

可以看到主要是STD库和IO库,顾名思义,IO是接口用的库,STD则是DFF/MUX/与非/或非/等等基本的标准单元库。
注意IO有两种,一种是Linear,一种是stagger,后者更加省面积,因此在面积约束比较厉害的时候,使用它。

stagger更省面积吗,未必. 看看两种I/O的尺寸吧.linear适合Core limited, 如果变成pad limited的考虑stagger看行不行.
想省面积,还是用CUP(TSMC的叫法,CIRCUIT UNDER PAD)

楼上能否详细介绍一下core limited 和 pad limited 的区别。以及在什么情况下是何种limited,如何判断。多谢了。

由 设计决定,如果core面积很小,I/O数量多,为了在四周放满I/O,整个chip面积被I/O撑大,就是PAD limited,反之,core面积大, I/O数量少,I/O 放不满四周,四周会空出来不能利用的面积,就是CORE Limited。通常要避免PAD limited,stagger I/O 的宽度比linear I/O小,所以同样的长度内能放更多stagger I/O,以减少由于PAD limited浪费的面积。

能再介绍下这个 CUP吗? CUP(TSMC的叫法,CIRCUIT UNDER PAD)

由 设计决定,如果core面积很小,I/O数量多,为了在四周放满I/O,整个chip面积被I/O撑大,就是PAD limited,反之,core面积大, I/O数量少,I/O 放不满四周,四周会空出来不能利用的面积,就是CORE Limited。通常要避免PAD limited,stagger I/O 的宽度比linear I/O小,所以同样的长度内能放更多stagger I/O,以减少由于PAD limited浪费的面积。

关于circuit under pad,google了一下,发现就是字面意思,
在pad下面放置电路(芯片是个立体结构,pad不会占满整个层高),
但是其优缺点看似争论还比较大。等待高人出现,哈哈。
列几个观点:
1现在有专门的CUP (Circuits under pad) 设计, I/O circuits 专门做在PAD 下面, 已经很成熟的方法了。
2IC   layout 时一般不会在pad下有电路的,即使有电路也在几层下,除非芯片裂了,一般不会影响的!
3现在的很多设计中都会在pad下面有电路,也就是POC(PAD on circuits),在后续封装的时候可能会由于压力过大造成fail,因此需要特别注意。


点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 121

    粉丝
  • 41

    好友
  • 269

    获赞
  • 117

    评论
  • 22093

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:58 , Processed in 0.013834 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部