设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

软件使用| iPhone| Latex相关| UltraEdit| Hspice| Cadence| Mathcad| Windows XP| Spice Explorer| UCB| WinShell| LogMeIn| Visio| Matlab| Emacs| EmEditor| 信号系统| SDExplorer| SKILL| StrokeIt| CMOS| Excel| Simetrix| ImageMagick| K-Meleon| Linux| Putty| TopSPICE| SPICE| ThinkPad| Markdown| Adobe| LTspice| Windows 7| Office 2010| TSMC| Outlook| CPU| 硬件| ADC| Verilog-A/AMS| 新闻动态| Dell| PDK| Layout| Devices| PCB| Synopsys| Digital| 噪声| 功率半导体| 快充| 工艺| ESD| SerDes| RF| NLTL| WiFi 6| 示波器| 安全芯片| 生物电子|

分享 [ZZ]数字集成电路设计流程及工具: wildgoat 2022-3-6 00:12; 设计一款芯片常用的流程分为项目策划、总体设计、前端设计、后端设计。每个阶段都是考验IC设计从业者的理论、技术、经验以及想象力的过程。这里不在赘述各阶段的细节，直接上图：前端计和后端设计是芯片设计的实施过程， EDA工具也随之正式登场。前端设计-从RTL代码到门级网表之路按照一般意义上 ...; 个人分类: Digital|2955 次阅读|0 个评论热度 9

分享 [ZZ]做数字后端设计是一种什么样的体验？: wildgoat 2020-11-3 20:30; 数字后端，顾名思义，它处于数字IC设计流程的后端，属于数字IC设计类岗位的一种。在IC设计中，数字后端所占的人数比重一直是最多的，而且随着芯片规模不断加大，后端工程师需要的人数将会越来越多。一般来说，数字后端按岗位类别可以分为：逻辑综合，布局布线physical design，静态时序分析（STA），功耗 ...; 个人分类: Digital|8360 次阅读|0 个评论热度 2

分享 [ZZ]四大数字IC岗位（验证、DFT、前端、后端）全解读: wildgoat 2020-8-7 23:19; 数字IC设计基本流程：设计—验证—RTL freeze—综合—STA（静态时序分析）—DFT—PR（自动布局布线）—Design sign-off 当然，有时候前端设计里，也需要做一些DFT的工作。四大岗位：数字前端设计工程师数字验证工程师 DFT设计工程师（可测试性设计工程师） ...; 个人分类: Digital|10555 次阅读|2 个评论热度 4

分享 [ZZ]Cadence or Synopsys？数字芯片实现工具大比拼！: wildgoat 2020-7-8 10:17; From: https://zhuanlan.zhihu.com/p/149822832 最近看到一篇非常好的文章，是关于一个外国团队做了不同数字芯片实现工具的效果比较，更确切的说是Cadence和Synopsys全系列的Digital Implementation工具在大规模复杂设计优化上的最终PPA结果比较。大家知道比较广义的数字芯片实现流程包括从综合到signoff的所有阶段，而 ...; 个人分类: Digital|8307 次阅读|2 个评论热度 14

分享 [ZZ] 全数字锁相环（DPLL）的原理简介以及verilog设计代码: wildgoat 2020-5-16 16:22; 随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成 ...; 个人分类: Digital|4169 次阅读|0 个评论热度 4

分享 [ZZ] Cadence UPF低功耗流程的仿真验证: wildgoat 2020-5-16 12:17; 随着深亚微米技术的普及与发展，leakage功耗在整个功耗中的比重越来越大，比如45nm下，已经占到了60%以上，所以低功耗解决方案应运而生。目前已经有一套标准的低功耗设计流程，流程有CPF（cadence主导）和UPF（synopsys主导）两种，但技术趋势是UPF会大一统，所以本篇将为那些仍旧使用ncverilog而不是vcs仿真工具的 ...; 个人分类: Digital|1736 次阅读|0 个评论

分享 Incorrect LEF/OA class of cell ......, expected cell with class 'PAD SPACER'相关 .: wildgoat 2020-5-13 22:41; 碰到的问题是其中某一边不能添加FILLER，而其他各边可以正常添加。和下面罗列的网上找到的问题可能不太一样。 ------------------------------------------------------------------------------------ Q:在io def文件中，io filler的属性class描述为PAD，如下所示：MACRO PFEED1 CLASS PAD ; ...; 个人分类: Digital|3409 次阅读|0 个评论热度 11

分享 [ZZ]如何控制各种filler的比例: wildgoat 2020-5-13 11:18; 在物理设计的最后阶段，空余的地方需要插filler。有些时候，需要控制各种filler cell的比例。怎么实现呢？ create_stdcell_filler 有个选项叫 -utilization，可以控制lib cell list里的filler在空余面积里占的比例。举个栗子： create_stdcell_filler -lib_cells {FILL_A} -utilization 30 则工具会 ...; 个人分类: Digital|897 次阅读|0 个评论

分享 [ZZ]CELL相关概念: wildgoat 2020-5-13 11:09; 1、spare cell 备用cell，共流片时进行function eco和metal eco使用。使用方法：add_spare_cellsadd_spare_cells -cell_name spare1 -lib_cell {AND2 OR2} -num_instances 250 2、level shifter 电平转换单元。该单元主要用于多电源多电压（MSMV）技术中，它通常不具备逻辑功能，只是用于不同电压值的Voltage Area ...; 个人分类: Digital|2932 次阅读|0 个评论热度 1

分享 [ZZ]时序分析基本概念介绍——时序库Lib: wildgoat 2020-4-12 15:19; 今天主要介绍的时序概念是时序库 lib ，全称 liberty library format (以• lib结尾)，用于描述物理单元的时序和功耗信息的重要库文件。lib库是最基本的时序库，通常文件很大，分为两个部分，第一部分定义了物理单元库的基本属性，它包括： 1）单元库名称，文件版本，产生日期及单元的PVT环境 ...; 个人分类: Digital|3364 次阅读|0 个评论热度 6

12 / 2 页下一页

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-24 09:40 , Processed in 0.017014 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部