设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

软件使用| iPhone| Latex相关| UltraEdit| Hspice| Cadence| Mathcad| Windows XP| Spice Explorer| UCB| WinShell| LogMeIn| Visio| Matlab| Emacs| EmEditor| 信号系统| SDExplorer| SKILL| StrokeIt| CMOS| Excel| Simetrix| ImageMagick| K-Meleon| Linux| Putty| TopSPICE| SPICE| ThinkPad| Markdown| Adobe| LTspice| Windows 7| Office 2010| TSMC| Outlook| CPU| 硬件| ADC| Verilog-A/AMS| 新闻动态| Dell| PDK| Layout| Devices| PCB| Synopsys| Digital| 噪声| 功率半导体| 快充| 工艺| ESD| SerDes| RF| NLTL| WiFi 6| 示波器| 安全芯片| 生物电子|

分享 [ZZ]DC中的target_library、link_library、symbol library: wildgoat 2018-7-1 11:46; 1、目标库（targe_library）：一般就是std cell db；放的是标准单元工艺库；是你的综合目的库，存放的是你所要映射的逻辑单元。一般为standard cell library io cell library 的type ；是DC在mapping时将设计映射到特定工艺所使用的库，就是使用目标库中的元件综合成设计的门级网表。 &n ...; 个人分类: Synopsys|2922 次阅读|0 个评论

分享 [ZZ]A short introduction to IC Compiler II: wildgoat 2018-6-17 23:09; By Neeraj Kaul| No Comments | Posted: October 31, 2014 Topics/Categories: EDA - IC Implementation | Tags: 16nm and below , clock tree synthesis , design planning , established nodes , floor planning , hierarchical design , IC Compiler II ...; 个人分类: Synopsys|2551 次阅读|0 个评论

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-20 11:26 , Processed in 0.011076 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部