设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

经验集锦| 引用|

分享【引用】Centos7 yum安装Python3.6环境，超简单: acgoal 2018-11-20 08:25; 配置好Python3.6和pip3 安装EPEL和IUS软件源 yuminstallepel-release-y yuminstallhttps://centos7.iuscommunity.org/ius-release.rpm-y yuminstallpython36u-y ln-s/bin/python3.6/bin/python3 安装pip3 yuminstallpython36u ...; 个人分类: 引用|1430 次阅读|0 个评论

分享 Ubuntu下Python安装没有zlib的解决办法: acgoal 2018-4-19 13:37; 今天在新装Ubuntu的机器上安装python，make Install失败了，报错zlib not available，在网上找到了大神的解决办法，记录在这里。错误： zipimport.ZipImportError: can't decompress data; zlib not available Makefile:1079: recipe for target 'install' failed make: *** Error 1 解决办法：安装依赖 ...; 个人分类: 引用|5089 次阅读|0 个评论

分享阻塞赋值和非阻塞赋值深度解析——仿真事件的调度: acgoal 2015-9-6 22:24; 下面有一段verilog代码和仿真文件，用的是VCS仿真和编译工具。我们来研究一下不同的驱动赋值方式对仿真结果的影响。下面我把我做的例子和大家分享一下。设计源代码如下： `timescale 1ns/1ps module counter (data_out0, data_out1,clk,rst_n, data_in0, data_in1); output data_out0 ...; 个人分类: 经验集锦|4129 次阅读|3 个评论

分享 csh下cd命令进入目录后自动列出文件列表的alias: acgoal 2012-4-29 21:11; alias cd 'cd \!*; ls; pwd' 这个alias改变cd的默认工作方式，让cd命令在进入指定的目录后，自动运行ls命令对本目录下的文件及目录列表，之后运行pwd，显示当前在哪个目录中。不过，\!*，这几个变量的意义，寻找了好久，始终不知道其意义。 ...; 个人分类: 经验集锦|10296 次阅读|0 个评论

分享 Centos 5.5下安装ISE13.3无法启动: acgoal 2012-4-25 23:02; 今天顺利的在centos 5.5 32位系统下安装ISE13.3，安装完毕，根据安装之后的窗口提示运行settings32.sh之后，设置好环境变量 setenv XILINX /tools/Xilinx/13.3 setenv PATH $PATH:$XILINX/ISE_DS/ISE/bin/lin 之后重新source ~/.cshrc，然后敲ise发现根本无法启动。网上找了一遍之后，发现原来是 ...; 个人分类: 经验集锦|3858 次阅读|2 个评论

分享保护FPGA输入端的齐纳二极管: acgoal 2011-6-8 15:26; 声明：本文引用来源网络，其版权属于署名者所有，转载请注明署名 Rick Collins, 美国马里兰州　　虽然5V电源逻辑在很多应用中仍很常见，但大多数 FPGA 都支持3.3V以及更低的接口电平。FPGA应用说明通常建议，当把一只FPGA连接到较高电压电平时，FPGA的I/O块中要用PCI（外设部件互连）总线箝位二极管，并外接一只 ...; 个人分类: 引用|3642 次阅读|1 个评论

分享早期的ISE原理图工程如何转化成新版ISE可以用的工程: acgoal 2011-4-14 12:38; 引：今天看到一个奇怪的问题，记录下来吧。问题：假如你的设计采用了早期的ISE版本，比如3.1之前的软件。整个设计又是基于schematic原理图的方式。那么好了，现在新的ISE软件没办法打开这么早期的ISE原理图和工程文件。如何解决呢？解答：在网上搜索了一下，居然有老外早就发现这个问题了。人家提出的解决方法是： ...; 个人分类: 经验集锦|3160 次阅读|0 个评论

分享避免用组合逻辑产生时钟: acgoal 2011-4-6 12:32; 今天看到一个问题如下：在生成位流文件的时候，显示的警告如下： Clock net u8/dout_not 0001 is sourced by a combinatorial pin.This is not good design practice.Use the CE pin to control the loading of data into the flip-flop. 回复：报告的warning和这个模块看起来没关系，至少从你贴的 ...; 个人分类: 经验集锦|8298 次阅读|3 个评论

分享 verilog的浮点运算和取整分析——选择自论坛的一个例子: acgoal 2011-3-24 11:02; 引：不怎么做DSP方面的算法，所以其实我对于浮点和定点数据运算没有什么概念。但是今天在论坛上看到一段代码，这段代码倒是给我一些启发。乍一看好像不对，但是仔细分析来看，功能又是正确的。其实是利用verilog和芯片中关于定点和浮点的转变罢了。或许对于常年和这些概念打交道的人来说，小菜一碟，但是对于我，还挺有用 ...; 个人分类: 经验集锦|19650 次阅读|0 个评论

分享单bit信号跨越时钟边界一定要做同步: acgoal 2011-3-22 23:07; 最近发现自己RTLdesign的一个bug，都要tapeout了，post-layout才发现。虽然不是critical的bug，但是的确是我设计中的一个疏忽。慢速时钟下的一个信号，需要跨越到一个快速时钟去采样。结果这个控制信号没有同步过去，快速时钟直接拿来使用了。后果很严重，post-layout simulation 发现亚稳态/不完全采样。以后 ...; 个人分类: 经验集锦|1934 次阅读|1 个评论

12 3 / 3 页下一页

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-18 15:59 , Processed in 0.011155 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部