EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

njithjw的个人空间 https://blog.eetop.cn/505866 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

tcl_tk| 美扬扬| FPGA_Verilog| 转载| matlab| linux| c|

分享时钟精度检测: 2012-1-12 20:59; 文件: clk_det_1.rar; 个人分类: FPGA_Verilog|470 次阅读|0 个评论

分享高低本振: 2012-1-11 22:23; 使用高本振时，需要把Q路信号取反或者把IQ信号交换; 个人分类: FPGA_Verilog|693 次阅读|1 个评论

分享时钟有无检测: 2012-1-9 22:46; 文件: clk_det.rar; 个人分类: FPGA_Verilog|544 次阅读|0 个评论

分享 Altera Stratix II GX serdes: 2012-1-4 23:26; 文件: Altera Stratix II GX serdes.rar; 个人分类: FPGA_Verilog|879 次阅读|1 个评论

分享 Quartus软件使用时打开子窗口标签的方法: 2012-1-4 22:15; 不小心关闭子窗口的标签时，可以使用下面的方式打开; 个人分类: FPGA_Verilog|840 次阅读|0 个评论

分享三角形面积: 2012-1-3 21:54; proc area_angle {a b c} { if {$a + $b = $c || $a + $c = $b || $c + $b = $a} { puts "Sorry, the Num is not a angle" } else { set girth ...; 个人分类: tcl_tk|953 次阅读|0 个评论

分享 alt_gxb单通道电路: 2012-1-3 21:22; `timescale 1ns/1ns module alt_gxb_ch ( input clk_50m, input ...; 个人分类: FPGA_Verilog|1396 次阅读|0 个评论

分享 alt_gxb时钟控制模块: 2012-1-3 21:21; `timescale 1ns/1ns module alt_gxb_clk_ctrl ( input rst, input clk, &nbs ...; 个人分类: FPGA_Verilog|762 次阅读|0 个评论

分享异步复位，同步解复位: 2012-1-3 20:56; //异步复位，同步解复位 module rst_ctrl ( input clk, input rst, input&n ...; 个人分类: FPGA_Verilog|2315 次阅读|0 个评论

分享并行CRC推导方式: 2012-1-2 22:38; 个人分类: FPGA_Verilog|2049 次阅读|0 个评论

1 2 3 4 5 678 9 10 / 10 页下一页

njithjw

0
周排名
0
月排名
0
总排名
0
关注
2
粉丝
0
好友
0
获赞
17
评论
3512
访问数

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-25 16:40 , Processed in 0.026703 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部