njithjw的个人空间 http://blog.eetop.cn/505866 [收藏] [复制] [分享] [RSS]

日志

分享 按键去抖动
2019-11-12 10:40
module debouncer ( input key_in, input clk_100m, output reg key_out, output reg syn_1ms &n ...
个人分类: FPGA_Verilog|66 次阅读|0 个评论
分享 gvim 替换选定区域中的字符
2019-8-10 14:10
:',' s/\%V data / dat /g
个人分类: FPGA_Verilog|125 次阅读|0 个评论
分享 gvim 列模式插入递增数字
2019-8-10 14:07
:let n=0 | g/data_\zs\d\+/s//\=n/|let n+=1 :17,32s/=/\=printf("= %d ",line(".")-17)
个人分类: FPGA_Verilog|116 次阅读|0 个评论
分享 verilog write bmp file
2018-12-26 16:40
`timescale 1ns/1ns module bmp_dumper # ( parameter BMP_FILENAME = "", parameter BMP_WIDTH = 32'd1024, parameter BMP_HIGHT = 32'd768 ) ( input &n ...
个人分类: FPGA_Verilog|818 次阅读|0 个评论
分享 xilinx_ioserdes
2018-8-9 23:30
`timescale 1ps/1ps module tb; //----------------------------------------------------------------------------// //parameter CLK_CY_25M = 40*1000; parameter CLK_CY_50M = 20*1000; //parameter CLK_CY_66M = 15*1000; parameter CLK_CY_100M = 10*1000; //parameter CLK_CY_125M = 8*1000; //par ...
个人分类: FPGA_Verilog|1094 次阅读|0 个评论
分享 IOB delay
2018-8-2 09:45
为什么xilinx的IOB delay一定要在代码中显示的调用,而不能像Altera那样根据时序约束和布线的情况自动加入呢?!
个人分类: FPGA_Verilog|674 次阅读|0 个评论
分享 mmcm reconfigu
2018-7-12 10:40
如果要 调整 相位和占空比,例化IP的时候,必须选上“Phase Duty Cycl Config”,如下图示; 其它的配置信息请参考PG065; ps:重配置模块约占用15K的lut
个人分类: FPGA_Verilog|661 次阅读|0 个评论
分享 cpu_if to axi_if for mmcm recfg
2018-7-12 10:36
module clk_rcfg_ctrl ( input rst_n, input clk, input &nb ...
个人分类: FPGA_Verilog|764 次阅读|0 个评论

本页有 2 篇日志因作者的隐私设置或未通过审核而隐藏

关闭

站长推荐上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-12-8 06:56 , Processed in 0.027712 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部