EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

搜帖子
vivado tri mode ethernet mac 不产生example design
njithjw 2017-6-27 14:14
使用vivado产生tri mode ethernet mac时,在工程目录下不会自动产生example design,此时只需要在vivado中点击已经生成的mac的ip,选择“open IP example design”,即可生成对应的参考设计。如下所示
个人分类: FPGA_Verilog|1775 次阅读|0 个评论
AD9361接口(2T2R模式)
njithjw 2017-6-19 14:48
module lvds_if ( input rst, input clk_122m88, input wire lvds_clk_in, input wire & ...
个人分类: FPGA_Verilog|1512 次阅读|2 个评论
sv仿真demo工程
njithjw 2017-6-15 14:29
sv仿真demo工程, 参考sv测试平台的结构搭建的一个demo工程;其中的dut不具有实际的意义,仅供自己参考、学习。 文件: sv_demo.rar
个人分类: FPGA_Verilog|292 次阅读|0 个评论
构造随机长度数据包
njithjw 2017-6-8 09:51
program tst; class Packet; rand bit length,payload ; constraint c_valid {length 0;payload.size == length;} constraint payload_val {foreach(payload ) payload 100;}; function void display; $display("Packet len=%0d,payload size=%0d,byte=",length,payload.si ...
个人分类: FPGA_Verilog|427 次阅读|0 个评论
sourceinsight systemverilog 插件
njithjw 2017-5-25 11:39
sourceinsight支持systemverilog语法插件,部分功能可能不全; 文件: systemverilog.rar
个人分类: FPGA_Verilog|1073 次阅读|0 个评论
xilinx/Altera IOB register
njithjw 2017-5-22 09:19
Xilinx IOB register 与 Altera fast input/output register Xilinx 器件中使用 IOB 寄存器,可以在代码中增加 (*IOB = “TRUE”*) 原语; (*IOB = "TRUE"*) output dac_dat_a, ...
个人分类: FPGA_Verilog|1817 次阅读|0 个评论
一个生成并行计算CRC代码的网站
njithjw 2017-3-10 11:51
http://outputlogic.com/ http://www.easics.com/services/freesics/crctool.html
个人分类: FPGA_Verilog|398 次阅读|0 个评论
使用modelsim编译xilinx_vivado_201602 secureip lib
njithjw 2017-2-9 17:24
cd D:/Xilinx/modelsim_lib_v set src_dir "D:/Xilinx/vivado_201602/Vivado/2016.2/data/verilog/src" vlib retarget_v vlog -reportprogress 300 -work retarget_v $src_dir/retarget/*.v vlib unifast_v vlog -reportprogress 300 -work unifast_v $src_dir/unifast/*.v vlib unimacro_v vlog -r ...
个人分类: FPGA_Verilog|1849 次阅读|0 个评论
modelsim生成加密Verilog文件
njithjw 2017-2-3 20:43
使用Modelsim系统提供的宏定义指令`protect,`endprotect 将需要加密的代码放在上述宏定义语句之间,然后调用vlog +protect xxx.v即可生成加密的文件,文件位于work库下面。 文件: dpram.rar
个人分类: FPGA_Verilog|2609 次阅读|0 个评论
Verilog编程规范_pdf版
njithjw 2016-11-18 11:25
文件: Verilog编程规范.pdf
个人分类: FPGA_Verilog|341 次阅读|0 个评论
关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-7-6 03:22 , Processed in 0.031323 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部