njithjw的个人空间 https://blog.eetop.cn/505866 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

使用Vivado “Create and Package New IP”功能创建axi4_lite接口cpu_reg模块

已有 3192 次阅读| 2017-12-11 14:25 |个人分类:FPGA_Verilog|系统分类:硬件设计

新建vivado空工程,然后选择Tools->Create and Package New IP

弹出如下对话框

点击Next

选择”Create a new axi4 peripheral”,点击Next

填入你希望得到的模块的名称,点击Next

”Number of Registers”中填入希望得到的寄存器的数量,点击Next

选择”Edit IP”,然后点击Finish,会弹出一个新的vivado界面

修改代码为希望得到的代码,如果只是为了得到cpu_reg模块的代码,此代码即可;

如果想要得到一个定制的IP,只需打开”Package IP”,弹出如下对话框:

如果代码中没有错误的话,点击”Re-Package IP”即可得到对应的IP


点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 2

    粉丝
  • 0

    好友
  • 0

    获赞
  • 17

    评论
  • 3512

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 08:10 , Processed in 0.011907 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部