在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
分享 【转】生成随机数rand函数的用法详解
litterstrong 2016-6-13 15:32
本篇文章是对生成随机数 rand 函数的用法进行了详细的分析介绍,需要的朋友参考下 函数 rand () 是真正的随机数生成器 ,而 srand() 会设置供 rand () 使用的随机数种子。如果你在第一次调用 rand () 之前没有调用 srand() ,那么系统会为你自动调用 srand() 。而使用同种子相 ...
个人分类: C语言|1391 次阅读|0 个评论
分享 【转】关于$test$plusargs和$value$plusargs的小结
litterstrong 2015-11-20 10:41
Abtract $test$plusargs和$value$plusargs 作为进行 Verilog 和 SystemVerilog 仿真运行时调用的系统函数,可以在仿真命令直接进行赋值,并且不局限于不同仿真器对于参数在仿真命令中定义格式不同的限制,也避免了调换参数带来的频繁编译等问题。使用这两条函数对于搭建测试平台有一定的便 ...
个人分类: 验证|7153 次阅读|0 个评论
分享 【转】如何在SystemVerilog中手动设置随机化seed
litterstrong 2015-11-20 10:39
可以产生受约束的随机激励是sv验证语言中最主要的feature,这里有一个常常会被验证工程师忽视的问题,就是随机化种子(seed)。 我们知道,用 verilog 里面的$random或者sv里面的$urandom产生的都只是伪随机数,也就是说,如果不改变seed,每次仿真产生的随机数都一样。 sv的受约束的随机化方法与上述情况其实也有点 ...
个人分类: 验证|3951 次阅读|0 个评论
分享 Error: Can't recognize silicon ID for device 1
litterstrong 2014-10-31 15:14
遇到这种问题排查步骤: Quartus中所选中的FPGA是否与电路板中的FPGA相符合 检查电路是否存在问题。包括电路设计是否正确,上拉电阻,下拉电阻是否虚焊或者阻值选择是否合适。 换一个下载器试试。有可能是下载器坏了,或者用开发板试试,同样能确定是不是下载 ...
9241 次阅读|0 个评论
分享 【转】批量上传文件及文件夹到CVS
litterstrong 2014-6-11 15:19
在cygwin下运行命令: Recursively Add Items to CVS 1. Open Cygwin 2. Add the parent folder if necessary cvs add folder 3. Add subdirectories find folder -type d -print | xargs cvs add 4. Add all the files find folder -name ...
1246 次阅读|0 个评论
分享 【转】批量上传文件及文件夹到CVS
litterstrong 2014-6-11 15:03
在cygwin下运行命令: Recursively Add Items to CVS 1. Open Cygwin 2. Add the parent folder if necessary cvs add folder 3. Add subdirectories find folder -type d -print | xargs cvs add 4. Add all the files find folder -name CVS -prune -o -type f -print | xargs cvs add 后续cvs ci -m“...”即可。 ...
个人分类: Linux|2851 次阅读|0 个评论
分享 【转】王阳明 心学 入门,让你做到真正的内心强大。简单易懂,百试不爽。
litterstrong 2014-4-30 14:23
徐爱(王守仁最得意弟子,妹夫)说:人的心就像一面镜子(古代的铜镜啊,不是水银玻璃制成的),而先生的致知格物使我们要时刻磨练自己内心,然后才能做到洞明事理 ,知晓万物之理也。 世界如此险恶我们要有一个强大的内心。怎么使自己内心强大起来 任何外界的事物无法使自己情绪波动,做到真正淡定,内心无比强大 ...
个人分类: 其他|1977 次阅读|3 个评论
分享 【转】关于状态机 一段式 二段式 三段式
litterstrong 2014-2-26 13:44
关于状态机 一段式 二段式 三段式 ( 网上资料搜集 ) 对于自认很有软件编程经验的我 , 初识状态机 , 觉得没什么大不了的 , 实现起来没什么难度 , 初学 FPGA 时学的是 verilog, 看夏宇闻的书上状态机的例子使用的一段式 , 当然他没有说明这种写法是一段式 , 当时觉得挺简单明了 . 后来用 ...
个人分类: verilog|17589 次阅读|0 个评论
分享 【转】25本最佳个人理财书籍
litterstrong 2014-2-8 11:08
前言:偶然看到,感觉这篇文章写的很好,特别是对于想投资理财的人,它推荐了这么多有价值的好书,转发在这里和大家分享,也欢迎大家能把自己拥有的或者读过的好的理财类的书名写出来供大家参考和学习! 25本最佳个人理财书籍 5829个读者 九 @ yeeyan.com 2007年11月16日 双语对照 原文 字体大小 小 中 ...
个人分类: 其他|1290 次阅读|0 个评论
分享 【转】UART
litterstrong 2014-1-16 16:59
因专业的原因,以前从来没有接触过这些接口什么的,乖乖工作了,要弄这个玩意,米法,学习.. UART:Universal Asynchronous Receiver/Transmitter,通用异步收发器。 UART是实现设备之间 低速 数据通信的标准协议。常用的波特率由9600 bps、115200 bps。 “异步”是指不需要额外的时钟线进行数据的同步传输, ...
个人分类: 总线|1631 次阅读|0 个评论
1234下一页
关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 12:50 , Processed in 0.022590 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部