EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

jxli99的个人空间 https://blog.eetop.cn/baofeng [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

分享 post-simulation相关问题及解决方法: 2017-10-25 18:26; 1.PR后的timing rpt没有时序违反，那sdf里负的hold 是什么意思，是好是坏？ setup,hold的本质是数据不能在clock变化的周围变化, 否则会出错, 把在clock前的叫setup, clock后的叫hold, 其实是一个窗口 (violation window). 但是由于一个触发器内部本身也有delay, 假如data path没delay, clock path有delay, 那 ...; 个人分类: 验证|7117 次阅读|2 个评论热度 4

jxli99

0
周排名
0
月排名
0
总排名
0
关注
3
粉丝
0
好友
2
获赞
2
评论
521
访问数

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-26 17:38 , Processed in 0.026737 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部