日志
- 分享 感悟
- 回顾发现，做FPGA已经有3年的时间了，在这3年的时间了，发现自己进入了很大的误区，这3年中大部分时间是用来研究FPGA的架构了，研究slice和LE了，这虽然更容易懂的FPGA，但是却在系统中用处不大，而在面试中发现大部分公司不会问你FPGA的架构，问的是算法或者接口。看来应该把重心转移了。 ...
- 分享 怕忘记的网站
- 1：http://www.fpga.com.cn/index.htm 2：http://www.socvista.com/bbs/index.php 3：www.opencores.net 4：www.61eda.com 5：www.61ic.com
- 分享 altera论坛-整理linking234等人的回复。
- 这两天整理了一下altera的linking234的回复，特分享一下 1 : 在altera中chipplanner中r ： 上升沿，F ： 下降沿 两者不同的原因我猜想是由于电路的阻容特性，导致电平信号传递时不是严格对称的，可能上升沿陡一 些，下降沿缓一些。所以距离短的时候不明显，距离长了以后就明显了。一般用Posedge clk写的，只考虑上升沿就 ...
- 分享 ise软件？
- 最近犯了一件超级蠢的事情，真的是很悲剧， ISE采用的是12.2，采用jtag下载到FPGA中，当时没有注意，于是采用ISE10.0来下载FPGA，虽然扫描链能扫描到FPGA，但是下载到60%后怎么也下载不进去。 刚开始的时候以为是下载线以及硬件电路板的缘故，换了几款板，也都没有效果， 后来猜测是因为ISE版本不对的原因，于是采用12.2来 ...
- 分享 xilinx降低噪声干扰？
- 最近在调试一个采集卡，发现在中心线上有少量的微小的毛刺，当时以为是时序没有配合好，于是一直在调试时序，结果发现没有效果， 后来猜测是因为在中心线上有由 8‘b011111111 到 8’b10000000，因为位数变化很大才产生的干扰，基于这个思路，我把FPGA输出到sram的数据噪声降低为drive= 4 ，此时发现噪声没有了， 我也不知 ...
- 分享 幸运！！！
- 昨天晚上想买飞机票，在一般的网站上价格都是1200+180元，昨天晚上为了贪图一点小便宜，就多搜索了几个网站，果然被我找到一个网站价格只有800+180.当时没有考虑这个网站是不是真假，是不是钓鱼网站，就立刻付款了，结果网银提示我获取动态口令卡密码坐标失败，就拖到今天付款。 &nbs ...
- 分享 关于reg寄存器的使用
- 前两天在使用MAX5开发板的时候，做了很简单的24位计数器，当时没有考虑太多，同时当时的写法是reg【23：0】=24‘b111111111111111111111111 ； 发现资源使用为48个，当时没有考虑太多，觉得是正常现象，后来越考虑越不对，打开结构查看，此时异步复位综合成了同步复位，同时与寄存器相关的查找表变成了1， 后来修改 reg【23 ...
- 分享 一段真实个人经历，与给那些迷失方向的朋友共勉（转）
- 爱因斯坦在63岁时说过“一个人没有在30岁以前达成科学上的最大成就，那他永远也不会有。”这句话给了我很大的压力和震动，我马上就26岁了，离 30只有四年时间，我必须抓紧这几年宝贵的时间，努力达到我技术上的最高峰。为了这个理想，为了能离自己的梦更近一些，我选择了这家IC公司，我明白自己 的薪资和公司刚进来的硕 ...
/2 
eetop公众号
创芯大讲堂
创芯人才网