EETOP 创芯网论坛 (原名：电子顶级开发网) 返回首页

shiyinjita的个人空间 https://blog.eetop.cn/239461 [收藏] [复制] [分享] [RSS]

空间首页动态记录日志相册主题分享留言板个人资料

日志

lx9| 爱你-为你奋斗| xilinx| verilog/vhdl| quartus| 饮食与健康| 职场| matlab|

分享第一次做五红汤: 2012-12-28 12:05; 今天早晨第一次给老婆做五红汤，结果火候不到，大枣的涩味出来了，但是香味来没出来，而且枸杞放的有点多，导致热性很大，舌头一上午都上火，哎，挺失败的，明天的时候一定要掌握好火候。五红汤配方：大枣，枸杞，花生带衣，红豆，红糖，但是因为现在在冬天，我又在里面加了生姜。这个配方适合冬天手脚冰凉，后背发凉 ...; 个人分类: 爱你-为你奋斗|932 次阅读|0 个评论

分享 DDR2的控制: 2012-12-20 20:28; 最近在调试DDR2的时候，由于硬件人员按照V4来画的SP6，导致了2个DDR2连接到了一个BANK上，结果导致了数据错误，这是因为SP6本身是硬盒，生成了MCB中，只有一个时钟信号，而V4却是有2个时钟，因此在SP6的MCB中额外引出的时钟信号并不是按我的思路来布局的，导致了CLK 和DQS 信号之间有了一定的相位差，因此出现了错误，以下 ...; 个人分类: xilinx|1470 次阅读|0 个评论

分享 DA的操作: 2012-8-16 21:50; 前一段时间要调试32的DA的串联，32个DA采用串联的方式，当时怎么操作，也只有第一个DA起作用，后来猜测是菊花链没有设置，但是由于菊花链时能是在寄存器里设置的，32个DA采用的寄存器内容是完全一样的，不应该是使能的问题后来考虑是SDI进后，sda出，此时会有一个30ns的延迟，所以32个DA，延迟了1us 结果还是不行， ...; 个人分类: xilinx|1150 次阅读|0 个评论

分享 PXI,PCI？: 2012-8-16 21:47; PXI的核心是PCI，只不过在上面增加了2号触发，时钟，总线等。同时PXI的物理特性保证了板卡方式的插拔。; 个人分类: xilinx|800 次阅读|0 个评论

分享 PCI的调试: 2012-8-16 21:36; 经过一个月的努力，终于调试成功了PXI，包括FPGA程序，还有驱动程序。其中XILINX的pci的IP核包括从模式，从突发模式，主动模式，对应着相应的上位机为IO,MOVEIN,DMA，其中对于从模式而言，比较简单，就是上位机读地址的数据从突发模式采用块搬移的范式，就是从设置的地址，一直往下加，也就是上位机每读一次 ...; 个人分类: xilinx|1434 次阅读|0 个评论

分享 cordic的旋转方式与向量方式！: 2012-5-29 19:29; cordic的旋转方式实际上是由X轴旋转到需要的角度值，向量方式实际上由角度值旋转到X轴，在旋转方式下，因此初始值 X= 1/A ，y=0 ，Z= deg 向量方式下 x = 计算的值，y=计算的值，z = 0 ；; 个人分类: verilog/vhdl|1115 次阅读|0 个评论

分享 dcm的使用: 2012-5-8 21:16; 最近在spartan3下使用DCM的时候，用了4个DCM，其中采用1个30M时钟，1个5M时钟，这两个时钟要进行选择，然后过后的时钟进行AD控制，当时采用以下操作，采用swich dcm，5M时钟倍频到30M，然后通过cs来选择哪个时钟，然后输出的时钟送到2个DCM中，这个的关键在于 1 ：如果全局时钟资源不够用，那么给AD的两 ...; 个人分类: xilinx|1242 次阅读|4 个评论

分享状态机！！！: 2012-5-8 21:05; 最近犯了一个状态机的错误，真的很郁闷，因为前仿真通过了，就以为没有问题了，结果程序运行不起来，后来通过后仿真才发现错误， 1 ：当时状态机采用3段法写法 case（next_state ） idle : if ( a ) &n ...; 个人分类: xilinx|1030 次阅读|0 个评论

分享辞职的忧伤: 2012-3-19 11:45; 今天上午正式办好的辞职手续，拿着改完章的辞职报告，百般滋味涌上心头，虽说男人轻别离，可到关键路口上，还是有些依依不舍。想到刚进公司的时候，一无所知的愣头青，以为天上地下无所不能，结果在实战中，发现竟然只会夸夸其谈，但即便这样，经理也没有埋怨我，而是还在一 ...; 个人分类: 职场|1597 次阅读|8 个评论

分享 FPGA调试: 2012-3-17 18:07; 这两天一直在调试FPGA程序，PCB是以前设计好的，FPGA也是现成的，结果当做回板来后，发现FPGA部分功能模块不能正常工作，此时第一反映便是PCB的延迟改变了，因此修改时许参数，其中时许参数包括IBUF，IObuf，周期，TIG，寄存器复制，结果发现没有变化，还是问题。后来把输入引脚约束设置为pulldowm约束，这时候， ...; 个人分类: xilinx|1703 次阅读|3 个评论

123 4 5 6 7 8 9 / 9 页下一页

shiyinjita

0
周排名
0
月排名
0
总排名
0
关注
1
粉丝
2
好友
1
获赞
29
评论
2809
访问数

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-20 23:14 , Processed in 0.013405 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部