在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
分享 dc attribute 总结
yex 2023-11-15 11:28
在dc_shell中可以 man attributes来查看Synopsys预定义的有哪些属性 使用report_attributes可以报告cell/net/pin/design/port等等object的属性 get_attributes 可以get到object的指定attribute,比如 ref_name/full_name/user_case_value等属性 如果不知属性的名字 可以用report_attr来看 ...
个人分类: 数字IC基本概念|222 次阅读|0 个评论
分享 DC 一些疑问回答
yex 2021-8-13 13:36
本帖最后由 small5 于 2016-8-26 23:40 编辑 1.1 什么是DC? DC(Design Compiler)是Synopsys公司的logical synthesis工具,它根据design description和design constr AI nts自动综合出一个优化了的门级电路。它可以接受多种输入格式,如 hdl 、Schematics、Netlist等,并能生成多种性能 report,在reducing design tim ...
个人分类: 数字IC基本概念|914 次阅读|0 个评论
分享 cdc处理 个人觉得非常详细
yex 2021-1-29 11:01
跨时钟域处理--最终详尽版 目录 跨时钟域处理--最终详尽版 控制信号多比特同步 数据多比特同步 同步变化的控制信号 控制信号多比特之间有一定时钟相位差 格雷码简介 异步FIFO 方法一:脉冲同步法(开环的结绳法) 方法二:闭环结绳法 方 ...
个人分类: 数字IC基本概念|6609 次阅读|3 个评论 热度 14
分享 数字IC设计基本概念之多时钟设计
yex 2020-1-20 17:22
转自微信公众号 “数字芯片实验室”,讲解非常到位,转过来仔细分析,如有侵权请联系作者删除 当设计中使用了多个时钟时,这些时钟域之间的关系可能是 synchronous 、 asynchronous 或者 exclusive 的。如下所示: Synchronous: Asynchronous: Exclusive: 需要人为地指定设计中时钟之间的关系 ...
个人分类: 数字IC基本概念|2769 次阅读|2 个评论 热度 3
分享 数字IC基本概念之时序路径
yex 2020-1-20 15:42
转自微信公众号 “数字芯片实验室”,讲解非常到位,转过来仔细分析,如有侵权请联系作者删除 时序分析工具可以查找并分析设计中的所有时序路径( timing paths )。 每条时序路径有一个起点( startpoint )和一个终点( endpoint )。 起点是设计中数据由时钟边沿触发的位置。 数据通过时序路径中的组合逻辑传播 ...
个人分类: 数字IC基本概念|2515 次阅读|0 个评论 热度 4
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 01:28 , Processed in 0.011549 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部