日志

分享关于FPGA设计数字信号处理电路的心得（转载）: fzhcoco 2020-2-20 14:17; https://blog.csdn.net/lijiuyangzilsc/article/details/41479109; 1011 次阅读|1 个评论热度 1

分享 system verilog语言概述: fzhcoco 2020-2-17 22:59; https://www.cnblogs.com/youngforever/archive/2013/05/24/3104651.html; 1164 次阅读|0 个评论

分享 quartus不支持Verilog语言内置的开关级元件: fzhcoco 2019-4-7 15:23; 开关级电路模型需要用Verilog_XL、Active HDL、Modelsim仿真; 1106 次阅读|0 个评论

本页有 2 篇日志因作者的隐私设置或未通过审核而隐藏

关闭

站长推荐 /2

GMT+8, 2024-4-19 22:40 , Processed in 0.009567 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部