日志

分享晶体管，门电路，锁存器，触发器的理解: 2019-3-28 13:25; 今天看到一位博主关于以上几者之间的关系，觉得他总结的很精辟。然后重新翻了了一遍数电书。　　博主的文中有一段总结“晶体管—门电路—组合逻辑电路（锁存器）—时序逻辑电路（触发器，寄存器）”的总结。我觉得很好总结了数电书的前半部分。　　以前常常混淆寄存器，触发器，锁存器等概念，重新看一遍书后，概念要 ...; 个人分类: FPGA/CPLD开发|2226 次阅读|0 个评论

分享多摩川读写EEPROM以及并口实现: 2018-10-22 14:48; 设计需求：增加对编码器 EEPROM 的读写功能硬件版本：控制板（ARM与FPGA并口通讯）多摩川编码器（只包括 17bit 与 23bit ），软件版本：ARM与CPLD采用并口通讯，8bit地址，16bit数据（以电流环周期为一个数据周期）设计思路：电流环周期为一个通讯周期 ...; 个人分类: FPGA/CPLD开发|1380 次阅读|0 个评论