psd0208的个人空间 https://blog.eetop.cn/psd0208 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

分享 时隔10年 我又回来了
2020-2-20 13:10
差不多5年不做技术了,现在又回来了。
5287 次阅读|9 个评论 热度 19
分享 (转载)参数定义
2010-10-13 16:26
verilog参数的问题,记录如下: `define: 可以跨模块的定义; parameter: 本module内有效的定义,可用于参数传递; localparam: 本module内有效的定义,不可用于参数传递;localparam cannot be used within the module port parameter list. 所以,一般情况下,状态机的参数都是用localparam的。 ...
个人分类: Verilog|1077 次阅读|0 个评论
分享 (转载)设计可综合状态机的指导原则
2010-9-30 16:55
(1)独热码   因为大多数FPGA内部的触发器数目相当多,又加上独热码状态机(one hot state machine)的译码逻辑最为简单,所以在设计采用FPGA实现的状态机时,往往采用独热码状态机(即每个状态只有一个寄存器置位的状态机)。   (2)case语句   建议采用case、casex或casez语句来建立状态机的模型。因为这些 ...
个人分类: 设计技巧|1487 次阅读|0 个评论
分享 (转载)高速环境下的状态机设计和优化方法
2010-9-30 16:45
通过减少寄存器间的逻辑延时来提高工作频率,或通过流水线设计来优化数据处理时的数据通路来满足高速环境下FPGA或CPLD中的状态机设计要求。本文给出了采用这些技术的高速环境状态机设计的规范及分析方法和优化方法,并给出了相应的示例。 为了使FPGA或CPLD中的状态机设计满足高速环境要求,设计工程师需要认识到以下几 ...
个人分类: 设计技巧|1226 次阅读|2 个评论
分享 (转载)verilog中对inout信号的处理
2010-9-17 08:17
芯片外部引脚很多都使用inout类型的,为的是节省管腿。一般信号线用做总线等双向数据传输的时候就要用到INOUT类型了。就是一个端口同时做输入和输出。 inout在具体实现上一般用三态门来实现。三态门的第三个状态就是高阻'Z'。当inout端口不输出时,将三态门置高阻。这样信号就不会因为两端同时输出而出错了,更详细的内容可 ...
个人分类: Verilog|2969 次阅读|4 个评论
分享 (转载)verilog 语句可综合vs不可综合
2010-9-14 10:39
1)所有综合工具都支持的结构: always,assign,begin,end,case,wire,tri,supply0,supply1,reg,integer,default,for,function,and,nand,or,nor,xor,xnor,buf,not,bufif0,bufif1,notif0,notif1,if,inout,input,instantitation,module,negedge,posedge,operators,output,parameter。 ...
个人分类: Verilog|3116 次阅读|0 个评论 热度 1
  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 2

    粉丝
  • 0

    好友
  • 1

    获赞
  • 14

    评论
  • 1221

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 08:30 , Processed in 0.023309 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部