在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
分享 数字芯片中的GPIO是什么?
mervin_li 2024-1-3 23:16
新的一年开始了,挑战清单已经密密麻麻了。 诸多项目中得以窥见全流程的工作,因此想做个记录,点点滴滴让全流程的工作留下蛛丝马迹,供有意者探索。 今天就记录一下full chip常用的一种单元--GPIO。 GPIO,全称是general purpose input/output。简单说就是通用的接口单元,用作整个芯片的信号输入输出,电源的输入输出 ...
个人分类: 后端项目经验|451 次阅读|0 个评论 热度 1
分享 <数字后端>P&R过程中Viapillar的使用
mervin_li 2023-8-12 11:09
简述:在越来越先进的工艺制程中, 一方面,底层金属宽度缩小,signal的EM问题愈加凸显;另 一方面,wire的delay占据path delay的比重越来越大。因此专家们提出了一种via pillar/via ladder的通孔模型,通过改变via的结构,呈“井”字状,或梯子状,通过增加或改变金属的shape来实现分散电流的作用,达到减小EM的目的。于 ...
个人分类: 后端项目经验|1083 次阅读|0 个评论 热度 2
分享 如何实现多人并行修DRC?--Innovus Parallel Edit Flow
mervin_li 2023-5-5 14:03
面对大规模的后端设计,尤其是flatten状态的chip top,到项目后期,由于某种因素造成的一定数量的drc,时间紧迫,为了能够尽快实现收敛,有没有办法让多个工程师一起参与,并行修drc来加快收敛? 答案是肯定的。在Innovus工具中, 针对绕线相关的drc ,(修改,删除,增加一些wire,via以及修改逻辑连线等)一直存在面 ...
个人分类: 后端项目经验|1329 次阅读|0 个评论 热度 17
分享 2022-2023年度Soc后端项目个人复盘
mervin_li 2023-4-27 10:38
人间四月芳菲尽,山寺桃花始盛开。 又一次经历了整整一年的soc项目,会战结束,个人最大的感受就是--节奏,项目的节奏很关键。 大型soc项目,有诸多function要考虑实现,需要多工种配合,需要大量战斗人员(攻城狮们)参与。指挥官如何有效的指挥协调,战斗人员如何高效的配合都是一个需要磨合的过程,而这个过程的长短 ...
个人分类: 后端项目经验|1158 次阅读|0 个评论 热度 10
分享 后端技能链记录
mervin_li 2023-2-8 13:44
作为一个IC搬砖工人,这些年下来发现技能性的东西真的像小说里的武功一样,千变万化,威力各不相同。秉持着能够做一个搞笑,不高效能搬砖工的理念,在休息之余记录以下个人的感悟,或许今后的某天这些片面的灵感会让自己打通任督二脉,进入到更高层的境界。看山是山,看山不是山,看山还是山~。 从后端项目来说,整体把握 ...
个人分类: 后端项目经验|679 次阅读|0 个评论 热度 4
分享 <数字后端>时钟树平衡法则之debug切入点
mervin_li 2023-2-8 13:27
面对越来越复杂规模越来越大的设计,其时钟结构也越来越复杂,实现高质量时钟树综合的过程种有可能会遇到各种问题,梳理一个通用的debug流程出来,或者是针对问题去找合适的切入点,快速定位。 第一步,最快捷的做法是从log入手,先快速过滤error,warning等特别的信息,初步确认流程没有明显错误。 第二步,检查基本配 ...
个人分类: 后端项目经验|607 次阅读|0 个评论 热度 1
分享 <数字后端>P&R中的绕线应用技巧笔记1
mervin_li 2023-2-8 13:18
背景:在先进工艺中,金属线在path delay当中占的比例越来越大,因此优化绕线也是提升设计性能的一个突破口。而在实际的设计中,会面临不同情况下的特殊绕线需求,因此进行有选择性的绕线的技巧也是工程师必备的技能之一。 在PR当中,金属线可分为电源/地线,信号线,时钟线,特殊绕线等等,本篇笔记主要介绍信号线的处 ...
个人分类: 后端项目经验|355 次阅读|0 个评论
分享 <数字后端项目>clock tree平衡法则笔记--Htree
mervin_li 2023-2-2 16:37
背景:传统的cts的实现靠对各个sink点做balance实现,考虑到ocv的影响,最终会有skew的margin吃不到,对于高性能芯片,这部分的余量就显得尤为珍贵。这时候,几种不同的结构的时钟树应运而生。区别于工具自动做的传统时钟树,常见的三种应用于高性能设计时钟树结构有:Htree,Fishbone,clock mesh。从实现角度来说,Htree ...
个人分类: 后端项目经验|1997 次阅读|0 个评论 热度 4
分享 <数字后端项目>clock tree平衡法则笔记--常见debug思路
mervin_li 2023-1-17 16:12
关于CTS的debug过程,还是采取常规的方法--分段定位 首先明确要分析的问题是什么,明确目标 按照CTS过程步骤定位到具体step去分析 采用存中间db,控制变量等方法去复现问题进行debug 第一点,明确目标,比如是要看CTS的做的质量问题,skew?timing?drv?不同的问题,入手的角度和具体技巧都有所不同。以timi ...
个人分类: 后端项目经验|644 次阅读|0 个评论 热度 2
分享 <数字后端项目>clock tree平衡法则笔记--基本配置
mervin_li 2023-1-16 14:37
天气:晴 对于后端实现来说,尤其是高性能芯片,时钟树综合的质量的重要性不言而喻。在经过不少特殊case的实战应用之后,回过头来再看clock tree的实现过程,又多了一些感悟,所以打算完整梳理一遍clock tree syntesis的流程,作为笔记记录下来,常用常新。 个人经验来看,在做clock tree的时候,会遵循以下几个步骤 ...
个人分类: 后端项目经验|747 次阅读|0 个评论 热度 7
123下一页
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 23:46 , Processed in 0.010142 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部