设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

STA| Verification| Python| Shell| Design| UVM|

分享 SystemVerilog 与 C语言的接口: ghong6003 2018-6-11 06:05; 1. System verily 与C语言之间的数据传递 Verilog使用编程语言接口（Programming Language Interface）来跟C语言程序交互。使用比较复杂。 SystemVerilog使用直接编程接口（Direct Programming Interface），他能跟家简单的连接C，C++或者其他非Ve ri lo g, 一旦使用import语句导入了一个C程序，就可以像调用SV中的子程 ...; 个人分类: Verification|2419 次阅读|0 个评论

分享 The advance of SystemVerilog: ghong6003 2018-5-26 21:53; 1. 回调（P237）（1）为测试平台提供一个“钩子”，以便测试程序在不修改原始类的情况下注入新的代码；（2）注入错误，放弃事务，延迟事务，将事务跟其他事务同步，将事务放进记分板，收集覆盖率数据等；（3）使用方法： 1）建立Driver_cbs类，其中有virtual task pre_task； post_task；其中的task的 ...; 个人分类: Verification|1535 次阅读|0 个评论

本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏

关闭

站长推荐 /1

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-25 19:19 , Processed in 0.011758 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部