yuanpin318的个人空间 https://blog.eetop.cn/13812 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

分享 System Verilog Basics
2019-5-24 15:52
0. Systemverilog standard 0.1. IEEE Std 1800-2005 0.2. IEEE Std 1800-2009 0.3. IEEE Std 1800-2012 1. Packed Array and Unpacked Array bit B; ...
个人分类: Verilog|1508 次阅读|0 个评论
分享 perl
2019-5-24 15:49
1. regression list process 1.1 each line shall chop the "\t" and space in the beginning and end. 1.2 leave only one space between two words. 2. perl5: 2.1 perl5 support OOP with "package" 2.2 or比||优先级低 & ...
个人分类: Script|610 次阅读|0 个评论
分享 verilog UDP
2018-8-30 12:52
1. combinational UDP primitive tsmc_mux (q, do, d1, s); output q; input do, d1, s; table //d0, d1, s: q 0 ? 0 : 0; 1 ? 0 : 1; ? 0 1 : 0; ? 1 1 : 1; 0 0 x : 0; 1 1 x: 1; endtable endprimitive ...
个人分类: Verilog|2592 次阅读|0 个评论
分享 各种UVM agent
2018-8-29 23:12
一般interface protocol把component分为master, slave Master: 发起transaction slave: 对transaction产生response 从是否驱动DUT的角度,可以分为: active:驱动DUT信号 (Driver){agent会有driver, monitor, sequencer} passive: 只监听DUT信号 ( ...
个人分类: UVM|1954 次阅读|0 个评论
分享 vcs basics
2018-8-29 14:45
1. 3-step flow -- for mixed vhdl and verilog language vhdlan -f vhdl_file_list vlogan uvm // need to compile uvm independently vlogan -f rtl_file_list simv
个人分类: vcs|1047 次阅读|0 个评论
分享 uvm parameterized component/object
2018-8-29 09:23
class my_driver # ( int data_width = 32 ) extends uvm_driver # ( my_seq_item ) ; protected virtual my_interface # ( data_width ) my_vif ; //... endclass class my_agent # ( int data_width = 32 ) extends uvm_agent ; my_driver # ( data_ ...
个人分类: UVM|566 次阅读|0 个评论
分享 system verilog interface
2018-8-29 09:19
interface param_if#(int width = 8); logic clk; logic data; clocking active_cb @(posedge clk); default input #1 output #1; output data; endclocking   ...
个人分类: Verilog|861 次阅读|0 个评论
分享 uvm callback
2018-8-29 08:13
象下面用继承+factory实现callback的方法,导致unmanageable explosion of driver class class driver extends uvm_driver #(packet); `uvm_component_utils(driver) function new(string name, uvm_component parent); super.new(name, parent); & ...
个人分类: UVM|977 次阅读|0 个评论
分享 dve的启动
2018-8-29 00:42
dve has interactive mode and post-process mode: interactive mode: start dve and control simulator (vcs) to run 1. simv -gui 2. simv -ucli 3. vcs -gui -R 4. dve -toolexe name -toolargs simulator args post-process mode: run simulation and use dve to check waveform. or coverage ...
个人分类: dve|2211 次阅读|0 个评论

本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 11

    粉丝
  • 2

    好友
  • 18

    获赞
  • 7

    评论
  • 3605

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 02:57 , Processed in 0.025409 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部