日志
- 分享 coe文件和mif文件
- .mif和.coe这两个文件分别是Quartus和ISE的RAM和ROM的初始化文件，格式是很必要的 MIF文件的格式如下： WIDTH=14; --数据宽度为14位 DEPTH=2048; --数据长度为2048 ADDRESS_RADIX=UNS; --地址基数十进制，二进制为BIN，十六进制为HEX DATA_RADIX=UNS; --数据基数 CONTENT BEGIN 0 &nbs ...
- 分享 always@* 使用建议
- Verilog-2001 added the much-heralded @* combinational sensitivity list token. Although the combinational sensitivy list could be written using any of the following styles: always @* always @(*) always @( * ) always @ ( * ) or any other combination of the characters @ ( * ) with or without whit ...
- 分享 fifo ram
- fifo 只读写第一个地址的数据，无需地址 fifo 读使能（非空）有效后，有效数据（ipcore）在1clk之后才输出，即有1clk延时。 ram 任意读写指定地址的数据，需要地址
- 分享 平常心
- 春有百花秋有月，夏有凉风冬有雪， 若无闲事挂心头，便是人间好时节。 平常心是道 最早是 马祖道一 提出来的。从南泉普愿传到赵州从稔手上，更是发扬光大，成为他独特的 宗风 。所以，学人向赵州从稔问道时，他常常就顺手从眼前的平常事物拈来回答，举几个著名的公案： 僧问：“学人迷昧，乞师指示。”赵州云：“吃 ...
- 分享 组合逻辑、锁存器中的毛刺现象
- 组合逻辑设计中的毛刺现象 latch( 锁存器）之所以对FPGA设计有危害，最主要是因为毛刺， 不能过滤毛刺 。这对于下一级电路是极其危险的。 和所有的数字电路一样，毛刺也是FPGA电路中的棘手问题，它的出现会影响电路工作的稳定性，可靠性，严重时会导致整个数字系统的误动作和逻辑紊乱。 信号在FPGA器件中通过逻 ...
- 分享 转载 卡位--职业生涯的提升机会
- 卡位--职业生涯的提升机会(KT人才 胡运旺专注于IC电子猎头服务) 好像有点讲钻营之道的感觉。不过还是要说说。 本人在博文“3年以上工作经验的工程师的中长期规划”讲到积极争取机会的问题，其实就是卡位的问题。 柳传志说，杨元庆就是“哭着喊着要进步”，实际上，就是争取自己的机会；当然，这种强 ...
- 分享 vivado技巧
- 调用modelsim自动仿真 默认的tb文件路径在xil_defaultlib modelsim Memory List可对比数据, 在变量名字上右击，选择Compare Contents vivado 在线逻辑分析 //想抓取中间变量信号进行观察 (* mark_debug = "true" *)wire rf1_ch0_rx_data_i; 重新综合后，需要重新open ...
- 分享 vivado 仿真中error 处理
- context: IPCore 仿真, IPCore license已安装，但综合失败。 error: a valid license was not found for feature synthesis solution: vivado本身的license未安装，需安装vivado软件的license，问题可解决 vivado 调用modelsim无反应 testbench.v有语法错误，会导致modelsim不启动，vivado并不直接弹出错误。在tcl co ...
- 分享 QPSK调制与解调原理(转载）
- 输入的比特流分别映射成I/Q路的幅度信息, 然后进行IQ路调制, 得到正交两路数据. 以下内容是QPSK的调制内容, 对于其他高阶调制, 例如QAM/16QAM/64QAM调制等, 完全类似. ...
- 分享 AXI 4总线简介（转载）
- (一)AXI总线是什么？ AXI是ARM 1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。 AXI4：主要面向高性能地址映射通信的需求； AXI4-Lite：是一个简单地吞吐量地址 ...
/2 
eetop公众号
创芯大讲堂
创芯人才网