注册 登录
ET创芯网论坛(EETOP) 返回首页

msrgr的个人空间 http://blog.eetop.cn/?1233728 [收藏] [复制] [分享] [RSS]

日志

分享 转载:人之间的认同才是重点
2018-7-20 14:13
1、叶无同形,人有不同,要见识到人之间的差异并兼容并蓄,却很难。 2、二三十岁的人性格品性基本定型了,他成长的环境给其塑造的人生底色越来越显露,包括家庭环境,教育背景等。这种影响大多是终身的,不可逆转的。 3、自我评价属于不知身在此山中,多看看多听听别人对你的评价很有助于修正自我认知的正确性,事 ...
个人分类: Psychology|572 次阅读|0 个评论
分享 用U盘制作启动盘后空间变小的恢复方法
2017-8-8 16:27
工具/原料 不需任何工具,只需要输入几个命令即可。如果记不住命令就下载一个UD隐藏分区删除工具吧。 UD隐藏分区删除工具 方法/步骤 先把u盘插好, 运行cmd(按住键盘左下角第二个windows键的同时按R), 输入diskpart,回车, (此时可以再输入list disk,回车, ...
个人分类: 高效windows|403 次阅读|0 个评论
分享 timing loop
2017-5-4 16:14
vivado warning, wire信号陷入循环赋值。 解决:检查赋值或改为reg类型。 同样的问题会引起modelsim出错: this error usually indicates that ModelSim is stuck in an infinite loop. In VHDL, this can happen when a signal is placed in the sensitivity list and this signal is changed in the process. The sig ...
个人分类: FPGA|1405 次阅读|0 个评论
分享 FPGA功能特点
2017-4-26 16:15
FPGA和嵌入式软件以及PC联调的时候,对于出现的bug能否判定是FPGA哪个阶段出了问题,最好能定位准确? FPGA可以反馈输出一些标志信息,比如计数到多少,启动或关闭等信号,但也就仅此而已,可以当作一些信号灯的使用;因为FPGA本质还是电路,只是实现了定制的电路,没有那种可视化的界面和信息提示,无法查看全部的实 ...
个人分类: FPGA|542 次阅读|0 个评论
分享 <= vs =
2017-4-13 10:14
在组合逻辑中,二者效果一致,都是立即赋值, 在always@( * )仿真验证已确认。 当然,最好用=,避免笔误写=
个人分类: FPGA|296 次阅读|0 个评论
分享 低电平复位
2017-3-30 16:38
单个简易模块综合实现的结果,与整个工程实现的结果是很不同的。就高电平复位来讲(xilinx): 单个8bit寄存器高电平复位,会生成8个LUT来对rst_n做逻辑取反,变为高电平后再去复位FF. 但对整个工程而讲,会自动在最开始做一次逻辑取反,而后作为全局复位,因此并为浪费到LUT资源。 故不必在意高电平复位还是低电平复位 ...
个人分类: FPGA|656 次阅读|0 个评论
分享 RTL验证
2017-2-20 14:14
FPGA的优点是运行速度快,一个测试程序,FPGA一分钟可以跑完;如果仿真的话可能需要花费4个小时,修改一下程序重新运行,又需要4个小时。FPGA的缺点是看不到设计的运行细节,一旦出现RTL设计问题,不容易发现和定位。而且没有经过充分验证RTL,基本都有问题。 ...
个人分类: FPGA|532 次阅读|0 个评论

本页有 3 篇日志因作者的隐私设置或未通过审核而隐藏

123下一页
关闭

站长推荐上一条 /3 下一条

关闭
关闭
X

小黑屋|手机版|Archiver|关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-5-20 14:55 , Processed in 0.025967 second(s), 3 queries , Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部