设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

分享 Soc芯片debug 经验<3>: lv123362 2019-6-30 16:03; 声明，本文原创，不得转载。在介绍 bug之前，继续讲解一下在在wave中debug中经常用到的小技巧。 1，标亮 Wave中的信号选中 Wave中的信号（左键点击一下），按下字母c，打开“Change Color”对话框。选择想要的颜色。 2，Bus Operations 右键点击信号，选择Bus Operations,可以看到很多Bus ...; 2207 次阅读|0 个评论热度 5

分享 verdi 使用: lv123362 2019-6-7 21:43; 声明，不得转载。 1、ctrl+s 选中top_tb层，使用快捷键ctrl+s，可以打开输入信号hierarchy框，快速输入hierarchy找到对应信号。点击任意hierarchy，再次使用快捷键ctrl+s，将关闭。 2、ctrl+w 选中rtl信号，使用快捷键ctrl+w，把信号加入到nwave列表里。 3、h ...; 6250 次阅读|0 个评论

分享断言（SVA）的简单例子: lv123362 2019-6-7 21:40; 声明，不得转载。断言的英文是Assertion，就是对一些设计属性的推知。大型的硬件设计中会有各种各样的协议接口，这些协议都是时序的。这些协议接口定义中一般都会有include文件，这些include文件中包含了接口的断言描述，这些断言主要用于协议的时序检查。除了这种把断言语 ...; 5033 次阅读|1 个评论热度 7

分享学习张强UVM实战中的寄存器模型必须理解的DUT-带有寄存器配置总线的DUT ...: lv123362 2019-6-7 21:35; 声明，不得转载。像很多公司芯片一样，该小型DUT有基本的寄存器配置总线。在该DUT中寄存器配置总线信号也就是bus_cmd_valid,bus_op,bus_addr,bus_wr_data和bus_rd_data，这些信号是类似AMBA等协议的关键信号。在真正的芯片soc中，IP与IP之间的通信是需要接口协议的，这些接口协议是一套标准，也就是发送 ...; 2891 次阅读|1 个评论热度 1

分享数字芯片验证知识点和推荐书籍: lv123362 2019-6-7 21:30; 1、设计语言： Verilog（多数公司使用）、VHDL（少数公司使用）、systemC（SONY） 2、验证语言：SystemVerilog，UVM，C++，SVA 3、工具：EDA工具及linux（主流编译和simulation软件：VCS/NC-Verilog ，波形查看软件：Verdi 和 Simvision，Linux命令 ...; 4255 次阅读|0 个评论热度 1

分享 Soc芯片debug经验<1>: lv123362 2019-6-7 21:26; 声明，不得转载。在soc芯片验证中，往往新的项目会迭代于之前的项目，但是会有稍许的变化。在项目的开始，首先会review testplan。testplan中包含基本原理，数据通路方向，以及要测feature，有哪些case，每个case的激励以及要check的点是什么。其中就有一些从之前项目拿过 ...; 2666 次阅读|0 个评论热度 8

分享 Soc芯片debug经验<2>: lv123362 2019-6-7 19:29; 声明：不得转载本篇文章继续介绍在SOC验证中遇到的bug以及如何解决这些bug。在介绍bug之前，先讲解一下在verdi中debug 波形的时候经常用到的小技巧。 1. verdi-View-Signal List 打开Signal list 列表。在不 ...; 1799 次阅读|0 个评论热度 1

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-19 23:39 , Processed in 0.022704 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部