lytyzu的个人空间 https://blog.eetop.cn/1074402 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

lib cell clock balancing offset in clock latency report

已有 2240 次阅读| 2018-5-29 20:48 |系统分类:芯片设计

Regarding the "lib cell clock balancing offset", this value
comes from the min/max_clock_tree_path library timing arcs.

If there is a min/max_clock_tree_path in the library for the ETM pin,CTS will use the delay coming from the min/max_clock_tree_path arcs forthe ETM pin while balancing the clock tree. For the longest path, itwill pick the delay from the max_clock_tree_path arc and for theshortest path it will pick the delay coming from themin_clock_tree_path.

To check the value we need to run the command
report_clock_qor -show_paths -to <pin> -type latency

点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 1

    好友
  • 1

    获赞
  • 0

    评论
  • 1119

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:48 , Processed in 0.009774 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部