设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网) › 日志

日志

最新发表的日志| 推荐阅读的日志 | 芯片设计 | 硬件设计 | 嵌入式 | 人工智能 | 生活杂谈 | 其他

分享 Vim生成一列连续按规则递增递减的数字【q记录器的使用】: 18222691126 2024-2-21 15:28; 示例: 生成一列待赋值数组，数组角标+1递增本示例：第零行 array = ; 第一行 array = ; 第二行 array = ; … 直到：array = ; 前提：vim打开待编辑文本，先将光标定位到要操作行，并保证vim处于普通模式（normal模式），然后按顺序执行以下命令： ———————————————— ...; 275 次阅读|0 个评论热度 10

分享 Sora能否实现AGI？之我见，立此为据。: seawang 2024-2-21 08:19; Sora爆红。一种观点认为它会带来AGI，1~3年之内AGI实现。（比如红衣教主）一种观点认为它和AGI无关，它不能理解物理世界。（比如，Lecun，傅先生）我的观点是（其实一直都是）：一维注意力机制，能生成“语言”。二维注意力机制，能生成“图像”。然后三维（ + 时间维度），能生成“视频” 。然 ...; 1440 次阅读|6 个评论热度 20

分享 Voltus Static Power 与 Dynamic Power 一致性: jake 2024-2-4 14:25; 网友 haier822 在这里问了一个很好的问题。 https://bbs.eetop.cn/thread-963639-1-1.html 以前也曾经注意到 static power 报出的数值和 dynamic power 有不同，没有深究。这次花了点时间研究，找到了原因，记录一下。首先 Voltus Static Power analysis 这个名字起得非常不好。这里的 static 并不是静态 ...; 373 次阅读|11 个评论热度 12

分享选中器件自动添加label，并去除.后面的数字，添加快捷键J。: abby118 2024-1-31 11:25; 根据论坛上的脚本，进行学习和修改后的脚本, Label attach instance. procedure(createLabelXL() let((cv objs origin name label text) cv = geGetEditCellView() sel = geGetSelSet() ...; 341 次阅读|3 个评论热度 13

分享它们为何而出现？——模拟电路自动化设计的原因和障碍: hebut_wolf 2024-1-30 11:02; ADPLL、ADLDO为何会出现？后续是否还会出现ADDC-DC、 AD-CLASSD等设计？我认为全数字锁相环和全数字LDO的出现是芯片设计中数字电路设计流程方法和模拟电路设计流程方法严重脱节的产物。数字设计很容易进行工艺移植，且流程明确，在进行大规模的soc设计时风险较低，模拟电 ...; 2222 次阅读|10 个评论热度 32

分享史上蕞全！《半导体EDA/IP公司合并与收购汇编》: jackzhang 2024-1-28 12:23; Semiwiki最近整理编排了一份《半导体 EDA/IP 公司合并与收购汇编》，汇总了半导体 EDA 和IP 市场多年合并和收购的汇编汇总。最初是由个人（ Ian Getreu https://www.linkedin.com/in/ian-getreu-97943b1 ）完成的。EETOP已将此汇编整理为一个PDF，有需要的话可以下载查看，获取方法见文末。注：本汇总不保证 ...; 1570 次阅读|1 个评论热度 14

分享工作6年半的一点模拟心得感悟,没啥事胡乱写一通: Hello404 2024-1-26 15:19; 在学校的时候，属于电源团队，自己纯属渣渣水平，就只做了个LDO的项目，所以17年毕业找工作，难免磕磕碰碰。后来，终于有一家做军工的企业愿意收留我，我这才有了安身立命的机会。终于进公司了，领导根据我的意向，把我分配到接口组，主要负责serdes的TX和PLL开发。做军工嘛，懂得都懂，自 ...; 4600 次阅读|13 个评论热度 110

分享 calibre 操作界面说明: teresa_xie 2024-1-24 10:39; 如下内容来源：360doc.com DRC （lvs pex 类似） lvs pex inputs 界面中 netlist 中电路网表存在，直接调取，取消勾选“Export from schematic viewer”,反之，若电路网表需要从同名的电路单元导出，则勾选此选项即可； ...; 418 次阅读|1 个评论热度 4

分享自动化设计运放初步构想: hebut_wolf 2024-1-23 12:07; 一个技术，如果不能向前发展，会面临萎缩甚至死亡。运算放大器的设计是模拟电路设计的基础和核心，从零开始设计一个鲁棒的opamp会耗费一两周的时间，如果做大带宽或高增益，则需要一个月左右的时间。一个较大的模拟电路系统需要多个不同规格的运算放大器，意味着在四五个月的时间内很难完成所有电路的设计和版图设计。 ...; 2216 次阅读|9 个评论热度 49

分享 GDS文件导入layout文件以及lauout导出GDS文件流程: 1064170361 2024-1-17 18:15; GDS→layout CIW窗口：File → Import → Stream Translate即可 layout→GDS CIW窗口：File → Export → Stream; 364 次阅读|1 个评论热度 11

1 234 5 6 7 8 9 10 ... 115 / 115 页下一页

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-19 23:29 , Processed in 0.015000 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

返回顶部