4.20 ~ 4.21 DDR中Write/Read preamble/postamble

==== DQS ====

DQS是DDR中的重要功能，它的功能主要用来在一个时钟周期内准确的区分出每个传输周期，并便于接收方准确接收数据。每一颗芯片都有一个DQS信号线，它是双向的，在写入时它用来传送由内存控制器发来的DQS信号，读取时，则由芯片生成DQS向内存控制器端发送。完全可以说，DQS就是数据的同步信号。

可以通过DQS的传输信号来判断是信号开始还是结束。此外，也可以通过DQS与DQ的相位关系来判断传输信号是Read或Write信号。

==== Read Preamble/Postamble ====

下面是一个DDR4 Read preamble modes of 1tCK and 2tCK的时序图：

我们可以看到在DQ信号开始传送的时候，DQS会先有一个从上到下，再往上的信号，维持时间为一个tCK，这个信号我们称之为Read Preamble，其用意主要是在提示Memory Controller Read的资料即将出现。而在DQ信号即将结束的時候DQS也会有一个由下往上的信号，维持时间为0.5个tCK，这个信号我们称之为Read Postamble，其用意主要是在提示Memory Controller Read的资料即将传送结束。

==== Write Preamble/Postamble ====

Write信号也会有Write Preamble和Postamble，我们可以看到Write Preamble也是先上再下的信号，但DQS与DQ的Edge则有一个90度的相位差。

1tCK和2tCK分别代表preamble的宽度，可以通过MRS设定。

此外，我们也可以通过DQS与DQ的相位是否切齐来判断此时信号为Read or Write，切齐则是read操作，相差90度是write操作。

++++++++++++++++++++++++

@2022.3.14，如上描述侧重的是在颗粒端，在MC端(实际是PHY端)，Read操作时，DQS在DQ的中间，Write操作时，会通过training的过程决定DQS与DQ的相位关系。