| |
问题:
xilinx的S6系列FPGA mac core的使用问题
各位大侠,紧急求助。
为什么xilinx的mac core没有sop和eop信号,只有一个rdy信号,难道xilinx的mac core有足够大的缓存,确保一帧数据接收完了才转发出来?
紧急求救,求大侠指点迷津,谢谢!!!
我的解答:
我曾经用过Virtex 5内的mac core,它有data和valid,然后在valid下降沿(无效)的时候有一个good packet的指示,如果是good packet表明包是好的,否则是坏包,应用层要丢掉。
当然,可能S6内的mac core有个大的buffer,可以放一个包。
其实一个包也不会多大buffer, 一般的mac core内容许的最大包长2048 bytes,一个不大的block ram就放下了。资源耗费不是很大,所以也有可能。
不过建议参考其data-sheet。
我的评论:用FPGA的IP的时候,在coregen的界面上可以看到IP的data-sheet的。另外,生成的IP目录下面也有PDF文档。详细阅读会非常有帮助