| |||
基于PCIe DMA的8通道视频采集&显示IP,兼容V4L2
Video Capture&Display IP for V4L2
在主机端视频设备内核驱动V4L2 的控制和调度下,Video Capture&Display IP Core可以同时完成对8个视频通道数据的采集以及8个视频通道数据的显示驱动工作,采用行缓存机制(无需帧缓存,无需DDR),使用PCIe接口和主机进行视频数据的传输,设备端内嵌8通道DMA引擎完成8个视频通道数据的H2C(Host to Card)和C2H(Card to Host)传输,支持MSI中断机制,完全释放主机/CPU/GPU视频采集&显示的密集任务量。
内核特性:
1. 兼容视频设备内核驱动V4L2,支持MMAP,USERPTR和DMABUF
2. 每个通道的视频采集输入队列深度大于32
3. 每个通道的视频显示输入队列深度大于32
4. 8个通道的视频分辨率可配置
5. 8通道DMA引擎,支持连续式DMA(CDMA)和链式DMA(SGDMA)
6. 支持PCIe 2.0,PCIe 3.0和PCIe 4.0接口
7. 支持MSI中断机制
对外接口:
1. 8个标准的FIFO接口或AXI4-Stream数据总线
2. 扩展的RAM接口,支持BAR1映射空间
性能指标:
1. 支持8路1080p视频的采集和显示
2. 支持8路4K视频的采集和显示
8通道CDMA资源使用(XC7K325为例,PCIe 2.0 x4):
1. LUTs:11182,FFs:18576,BRAM:60,PCIe:1
8通道SGDMA资源使用(XC7K325为例,PCIe 2.0 x4):
1. LUTs:18888,FFs:27961,BRAM:79,PCIe:1
8通道CDMA资源使用(XCKU060为例,PCIe 3.0 x8):
1. LUTs:13200,FFs:26227,BRAM:146,PCIe:1
8通道SGDMA资源使用(XCKU060为例,PCIe 3.0 x8):
1. LUTs:21086,FFs:35687,BRAM:166,PCIe:1
可交付资料:
1. 详细的用户手册
2. Design File:Post-synthesis EDIF netlist or RTL Source
3. Timing and layout constraints,Test or Design Example Project
4. 技术支持:邮件,电话,现场,培训服务
联系方式:
Email:neteasy163z@163.com
Video Capture&Display IP Block Diagram