注册 登录
ET创芯网论坛(EETOP) 返回首页

hanjingyu2008的个人空间 http://blog.eetop.cn/?219089 [收藏] [复制] [分享] [RSS]

日志

用verilog实现16bit数据的算术右移功能

已有 430 次阅读2019-1-30 23:34 |系统分类:芯片设计

module ShiftR_N(num, i1, o1)

begin

 

input  [3:0] num;

input  [15:0] i1;

output [15:0] o1;

wire [31:0] tempo

 

assign tempo = { 16{i1[15]}, i1[15:0]} >> num;

assign o1 = tempo[15:0];

 

endmodule

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

关闭

站长推荐上一条 /2 下一条

小黑屋|手机版|Archiver|ET创芯网 ( 京ICP备:10050787号 京公网安备:110105001212 )

GMT+8, 2019-4-26 22:26 , Processed in 0.025488 second(s), 8 queries , Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部