| ||
二、版图设计
分为全定制设计、半定制设计及宏块单元固定设计
全定制设计:走线层自由,可以用最优拓扑结构布局布线,但是设计难度大、成本高,因此只适合大批量量产的产品设计。
半定制设计:采用标准单元库,包含特定的逻辑模块例如NAND、XOR、NOR、触发器DFF
macro cells:适合高度集成设计,例如ROM、RAM、接口IP、PLA(可编程逻辑阵列)
后端设计新要求:
互连线延迟在路径延时中所占比重增加;
互连线的电路面积更大;
布线金属层增加;
高性能解决时间延迟问题:芯片级的信号规划、单元上方布线
IC Complier ICC工具介绍:
Synopsys的Galaxys设计平台重要一环,包括前端综合工具DC、后端ICC以及Sign off工具 prime time。
核心命令:place_opt布局 route_opt布线 clock_opt时钟树综合
ICC输入支持:verilog网表 SDC、DEF、SBPF(走线寄生电阻、电容参数)、SPBF(自定义寄生参数文件)
输出支持:netlist、SDC、DEF、SPEF、SBPF、GDSII
Key words:
MPGA:掩膜可编程门阵列
FPGA:现场可编程门阵列
OPC:光学近似检查
On-chip Variation:片上检查
CAA:关键区域分析