JasonHooIC的个人空间 https://blog.eetop.cn/1774773 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

数字集成电路后端设计学习日志02

已有 1288 次阅读| 2021-3-16 23:24 |个人分类:后端设计学习|系统分类:芯片设计

二、版图设计

分为全定制设计、半定制设计及宏块单元固定设计

全定制设计:走线层自由,可以用最优拓扑结构布局布线,但是设计难度大、成本高,因此只适合大批量量产的产品设计。

半定制设计:采用标准单元库,包含特定的逻辑模块例如NAND、XOR、NOR、触发器DFF

macro  cells:适合高度集成设计,例如ROM、RAM、接口IP、PLA(可编程逻辑阵列)

后端设计新要求:

互连线延迟在路径延时中所占比重增加;

互连线的电路面积更大;

布线金属层增加;

高性能解决时间延迟问题:芯片级的信号规划、单元上方布线

IC Complier ICC工具介绍:

Synopsys的Galaxys设计平台重要一环,包括前端综合工具DC、后端ICC以及Sign off工具 prime time。

核心命令:place_opt布局 route_opt布线 clock_opt时钟树综合

ICC输入支持:verilog网表 SDC、DEF、SBPF(走线寄生电阻、电容参数)、SPBF(自定义寄生参数文件)

输出支持:netlist、SDC、DEF、SPEF、SBPF、GDSII

Key words:

MPGA:掩膜可编程门阵列

FPGA:现场可编程门阵列

OPC:光学近似检查

On-chip Variation:片上检查

CAA:关键区域分析


点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 9

    粉丝
  • 0

    好友
  • 0

    获赞
  • 3

    评论
  • 访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 06:41 , Processed in 0.021121 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部