注册 登录
ET创芯网论坛(EETOP) 返回首页

dongdong2016的个人空间 http://blog.eetop.cn/?1519554 [收藏] [复制] [分享] [RSS]

日志

simulink简单记录---(2) [2018年10月30日]

已有 374 次阅读2018-10-30 10:51 |个人分类:simulink|系统分类:芯片设计

天气: 不晴不阴
心情: 高兴
      1 Unit delay模块 (离散系统)

     Unit delay 模块按指定的采样期间保持和延迟输入。
     当放置于迭代子系统中时,该模块将输入保持并延迟一个迭代。
     
     可以通过Initial conditions参数指定第一个采样期间的模块输出,仔细选择此参数可以最大程度地减少不需要的输出行为。
     可通过Sample time参数指定样本之间的时间间隔。设置为-1表示模块将继承Sample time
      

     2. Integrator Limited 模块 (连续系统)

      这种模块的套路:

       ① 基本功能:积分运算

       ② 特性: 限制积分,可以选择饱和的上下限

       初值设定 Initial condition source: external

       ③ 产生x0的初值给定端口

       ④ 状态端口: 可以选择show state port,就会在模块的上面出                       现状态输出端口,由于是外部给出值,这里还可以形成一个状态更新

       ⑤ 复位功能: 选择外部设定: external reset 如 falling

          则当外部输入值从正值将为零值时,触发复位功能

     

   
      

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

关闭

站长推荐上一条 /1 下一条

小黑屋|手机版|Archiver|ET创芯网 ( 京ICP备:10050787号 京公网安备:110105001212 )

GMT+8, 2019-4-21 09:20 , Processed in 0.029382 second(s), 9 queries , Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部