汗点瓷的个人空间 http://blog.eetop.cn/1412893 [收藏] [复制] [分享] [RSS]

日志

DC

已有 312 次阅读2018-6-21 14:59 |个人分类:DC|系统分类:芯片设计

                                                  DC: 了解一下
        design compiler: RTL code ==> verilog netlist 
分三步:
1.transition
2.logic optimization
3.gate mapping
transition:
RTL code ---> Gates (GETCH or unmapped ddc format)
link_library have two default files , i.e getch.db and standard.sldb.
getch.db,standard.sldb: 作为logic cell lable and IP block lable
,构成gate level 连接电路图。
logic optimization: 未完待续。

全部作者的其他最新日志

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

关闭

站长推荐上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-2-22 01:39 , Processed in 0.046212 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部