精武英雄的个人空间 http://blog.eetop.cn/wenguozhang [收藏] [复制] [分享] [RSS]

日志

数字IC设计笔记——4位超前进位加法器

已有 1898 次阅读2016-5-30 19:25 |个人分类:学习笔记

天气: 舒适
心情: 平静

4位先行/超前进位产生器的设计与仿真

Ⅰ 绪论

超前进位加法器(carry look ahead adder)是对普通的全加器进行改良而设计成的并行加法器,主要是针对普通全加器串联时互相进位产生的延迟进行了改良。超前进位加法器是通过增加了一个不是十分复杂的逻辑电路来做到这点的。

Ⅱ 基本加法器

加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器。常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用。在电子学中,加法器是一种数位电路,其可进行数字的加法计算。在现代的电脑中,加法器存在于算术逻辑单元(ALU)之中。 加法器可以用来表示各种数值,如:BCD、加三码,主要的加法器是以二进制作运算。由于负数可用二的补数来表示,所以加减器也就不那么必要。

超前进位加法器verilog数据流建模

 

//carry lookahead adder

//文件名:CLH4adder.v

module CLH4adder(a,b,cin,s,co);

output [3:0] s;

output co;

input [3:0] a;

input [3:0] b;

input cin;

wire [3:0] c_temp;

wire [3:0] g;

wire [3:0] p;

assign g[0]=a[0]&b[0],g[1]=a[1]&b[1],g[2]=a[2]&b[2],g[3]=a[3]&b[3];

assign p[0]=a[0]^b[0],p[1]=a[1]^b[1],p[2]=a[2]^b[2],p[3]=a[3]^b[3];

assign c_temp[0]=cin,c_temp[1]=g[0]|p[0]&c_temp[0],c_temp[2]=g[1]|p[1]&g[0]|p[1]&p[0]&c_temp[0],c_temp[3]=g[2]|p[2]&g[1]|p[2]&p[1]&g[0]|p[2]&p[1]&p[0]&c_temp[0];

assign s[0]=p[0]^c_temp[0],s[1]=p[1]^c_temp[1],s[2]=p[2]^c_temp[2],s[3]=p[3]^c_temp[3];

assign co=c_temp[3];

endmodule

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-1-30 03:18 , Processed in 0.026502 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

返回顶部