指弹大师的个人空间 https://blog.eetop.cn/1250143 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

Gatesim timing issue

已有 1595 次阅读| 2017-7-31 21:38 |系统分类:硬件设计

        好久没更新过日志了,最近工作比前一阵稍微忙了一些。
       上周在clean gatesim的testcase仿真的时候遇到一个这样的问题:在ddr的一条idv chain里面有一层hierarchy中有一个buffer的延时特别大,默认貌似为9999ns,因为这个huge delay的buffer直接把idv cell里面的时钟信号给挡住了。说来也怪,ddr中多出来的这层hiera在不同的仿真target里面情况还不尽相同,个人认为应该是挖空不同的module之后critial path的timing不一致了,而且在不同的corner下结果还不一致。
        问题虽然很简单,但是却困扰了我一天之久,因为这个引申出一个关于gatesim的仿真timing信息的问题,DC在综合的时候对于cell以及net的delay是根据物理库中的wire_load_mode估算得来的,如果要得到更加准确的时序信息,一定要在后端工具中绕线再反标才更加准确,难道门级仿真的用的sdf文件要icc写出?

点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 0

    好友
  • 0

    获赞
  • 1

    评论
  • 1027

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:00 , Processed in 0.027369 second(s), 14 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部