现在还没有相册
现在还没有记录
现在还没有日志
- CML分频器的隔直电容和直流偏置电阻，影响到了VCO的相位噪声，这种现象是正常的吗？
- 请问在VCO和CML分频器的设计中，怎么来对抗PVT的影响呢？例如谐振频率、锁定范围等。
- 在VCO和分频器链路中，怎样判断要不要加入buffer和阻抗匹配电路呢？
- 请问射频电路的设计，一般会考虑PVT吗？
- 锁相环的PVT仿真重要吗？特别是在spur这个指标上？
- 请问ADS2016.01 版本里面是否能够进行有限元（FEM）仿真？
- 关于锁相环电荷泵中运放的带宽指标需求
- 请问电荷泵输出噪声电流如何折算到锁相环的输出噪声，并转换为dBc的单位呢？
- 话说，目前国内能买到的，工作频率在20GHz以上的锁相环芯片都有哪些厂家卖啊？
- 为啥pss中选择用HB引擎，tstab的时域波形和HB算出来的收敛频点不一样啊？
现在还没有动态
/2 
